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The  development  of  an  integrated  avionics  system  containing  all  the  required  sensors  and 
actuators for autopilot control  is presented. The thesis analyzes the requirements for the system 
and presents detailed hardware design. The architecture of the system is based on an FPGA which 
is  tasked with  interfacing with  the  sensors and actuators. The FPGA abstracts a microprocessor 
from  these  interface  modules,  allowing  it  to  focus  only  on  the  control  and  user  interface 
algorithms. Firmware design  for  the FPGA, as well as a conceptualization of  the microprocessor 







hardeware‐ontwerp  voor. Die  argitektuur  van  die  stelsel  bevat  ‘n  FPGA wat  ‘n  koppelvlak met 
sensors en aktueerders skep. Die FPGA verwyder die mikroverwerker weg van hierdie koppelvlak 
modules en stel dit sodoende in staat om slegs op die beheer en gebruikerskoppelvlak‐algoritmes 
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Table  2.1  ‐    Summary  of  the  primary  sensors  to  be  used  in  the  avionics  platform  and  their 
respective base requirements………………………………………………………………………………………………………13 
































































the  complexity of  the  required  task  to be performed by  the  aircraft,  the  avionics platform  can 
become  increasingly more  complex  and  powerful. However,  the  overall  task  performed  by  the 
avionics  hardware  remains  common  to  all  systems:  It  gathers  data  from  its  surroundings, 
processes  it  into  useful  information  and,  according  to  a  set  of  control  guidelines,  generates 
appropriate actuation commands in order to stabilize and guide the aircraft. 
In industry, there is a large amount of development being done in terms of avionics hardware. This 
project  aims  to  develop  an  avionics  platform  for  UAV  research  being  done  in  the  Electronic 
Systems Laboratory (ESL) at Stellenbosch University. A few of the commercially available systems, 
as  well  as  other  research  based  systems,  will  be  outlined  in  this  chapter.  Furthermore,  the 








Series.  These  are  very  small  in  size  and  lightweight.  The  feature  product  of  this  series  is  the 
MP2128HELI which makes  provision  for  both  fixed wing  and  vertical  takeoff  and  landing  (VTOL) 




and navigation data  (GPS).  It can be used  for autonomous takeoff and  landing, airspeed control, 
attitude control and navigation control. This is a very flexible autopilot and allows the user access 
to control certain  lower  level configurations such as the ability to  load user code. It also  includes 
ground control software and telemetry capabilities.  
Cloud Cap Technology  [2]offers  the Piccolo autopilot  systems  for UAVs. Their  range of products 
also incorporates hardware and software for full autopilot capability. Among the data provided by 
the  sensors are GPS navigation  information, accelerations  (10g maximum), angular  rates  (up  to 
300°/s),  static pressure  (15  to 115kPa  range)  and differential pressure  (4kPa maximum).  It  also 
allows a user to interface to it for a certain amount of control and is extendible if further hardware 





















The  first  formal  avionics  system  in  the  ESL was  developed  by  [6]  and  is  known  as  the Micro‐
avionics package. This  system  is basically  comprised of different boards which are plugged  into 
each other to create an avionics platform, namely: 
• Controller Board – This  is  the heart of  the system which  interfaces  to all  the boards and 








Furthermore, a ground  station was also developed which allows a PC  to communicate with  the 
avionics  package  through  an  RF  Transceiver Module  connected  to  the  PC.  The  software  and 



























large processing power capabilities:  for example,  the PC104 board used by  [9] has a 300 
MHz Intel Pentium III processor onboard. 
• PC104/CAN Controller – This board is responsible for the timing of the entire system and is 





• Servo  Board  CAN Node  –  This  is  the most  important  node  on  the  CAN  bus  as  it  is  the 
interface  between  the  avionics  system  and  the  RC  flight  platform  (actuators  and  RC 
receiver), as shown in Figure 1.2, and is always present in the system. It is also the switch 











An  avionics  system  utilizing  the  CAN  bus  structure  but  replacing  the  PC104  Stack  was  then 
developed by [11]. The system is controlled by the Main Avionics CAN Node which has much less 
processing power  than  the PC104 Stack but still enough  to provide adequate control  for certain 
applications. It is also considerably smaller, uses less power and has significantly less RF noise than 

















































In  order  to  formalize  the  avionics  system  design  in  this  project,  a  basic  system  engineering 
approach  is  adopted.  This  approach has  three phases:  a  requirements  analysis phase,  a design 
phase and a  test or simulation phase. The  first step would  therefore be  to do  the  requirements 
analysis and thereby set up the User Requirements Specification (URS): 
• The highest level requirement of this project is that it must be an avionics system and not 
an  autopilot  system.  The  difference  between  the  two  is  stated  earlier.  The  control 
algorithms  are  therefore  not  part  of  the  scope  of  this  project.  The  hardware,  however, 
must  support and provide a platform  for autopilot  implementations and must  therefore 
consider all the factors needed for such a system.(URS1) 
• It must be backward‐compatible  (URS2),  as previously  stated, with  the  current  avionics 
systems and structures already  in place  in the ESL. The main feature here  is the CAN bus 
configuration which exists and provides extendibility (URS3). Other structures to consider 
are current control algorithms which exist, the ground station and H.I.L. simulations. 





flexibility  to  the  system.  Furthermore,  the  system  should  contain  a  certain  amount  of 
flexibility in order to update hardware. (URS5) 
• The avionics platform is mainly for research purposes for projects in the ESL and thus does 
not  need  to  be  compliant  with  any  stringent  standards  (e.g.  military  specifications). 
However, good engineering practices should be followed. (URS6) 




• The  system  should  be  reconfigurable  for  different  aircraft  platforms.  This means  that  a 
user should have a certain amount of access to reload different control systems onto the 
avionics platform. (URS8) 
• Following  on URS8,  the  system  should  have well‐defined  interfaces  in  order  to  provide 
certain layers of hardware abstraction. (URS9) 















the  hardware  in  detail.  This  includes  a  discussion  surrounding  the  component  choices  and  the 
schematic  level  designs  of  the  hardware.  Chapter  5  describes  the  FPGA  firmware  designs 
























as well as  this  thesis document,  focused on  the design objectives and  requirements. Chapter 8 






As  part  of  the  requirements  analysis  phase,  it  is  necessary  to  convert  the User  Requirements 
Specification  (URS)  to  System  Requirements  Specification  (SRS).  These  are  the  technical 





the  aircraft’s  actuators,  a  processing  unit  and  the  interfaces  for  interaction with  the  user,  as 





The  sensors must deliver  the measurements which  the  specific control  system  requires. Among 
the  factors which  need  to  be  considered  are  the  required  range  and  resolution.  The  sensors 
required for this project are also a function of the backward‐compatibility requirement of the URS 
















The  static  air  pressure  sensor  is  used  to  calculate  the  barometric  altitude  of  an  aircraft.  An 
increase  in altitude results  in a decrease  in static pressure, as well as a decrease  in temperature 
and this is given by the barometric formula for a standard atmosphere [12], 








where, p(0)  is the static pressure at sea‐level  (101.325 kPa), β  is the vertical  linear  lapse rate of 
temperature with height  (0.0065 K/m  for  the  troposphere  i.e. below 11km), h  is  the altitude  in 




the  aircraft  will  fly  at.  As  this  project  will  be  used  for  research  purposes,  the  altitude  range 
requirement for this project was set at a range from sea‐level up to 3000m above sea‐level. This 
provides flexibility in terms of the locations at which the avionics platform can be flown. This was 





interest.  Since Equation 2.1  is a non‐linear  function, an  increase  in height  causes a decrease  in 
pressure  resolution  i.e.  less  pressure  change  is  observed  for  each  fixed  step  in  height with  an 
increase in altitudes. The aim is thus to determine the worst case pressure resolution required by 
the absolute pressure sensor. This would occur at  the highest altitude specification of  the  flight 
envelope,  i.e. at 3000m. Differentiating equation 2.1 and evaluating  it an altitude of 3000m thus 
yields  a  pressure  gradient  of  approximately  8.9  Pa/m  around  that  specific  point.  The  altitude 
resolution specification for this project was set at a value of less than 1 ft (0.3048m). Thus, in order 

















where, q  is the dynamic or differential pressure  in Pa, ρ  is  the air density  (1.2250 kg/m3 at sea‐
level) and V is the indicated airspeed in m/s. 
The maximum airspeed requirement for this project was set at 60 m/s. This provides a sufficient 











  ∆ݍ ൌ ߩܸ ൈ ∆ܸ  (2.4)
Since  there  is  less pressure difference at  lower  speeds,  the worst  case  resolution occurs at  the 
lowest speed  to be measured. The above equation  (2.4)  is  thus evaluated at  this point. For  this 
application, this speed is set at 5m/s. Furthermore, the desired resolution at this speed is 0.5m/s. 




in  three  dimensional  space.  They  are  fundamental  for  inner‐loop  stabilization  control  of  an 
aircraft. For  this purpose, gyroscopes are used  to measure  the angular  rates about an axis and 
12 
 
accelerometers  are  used  to measure  the  linear  specific  acceleration  along  the  axis.  In  aircraft 





MEMS  inertial sensors are extensively used as  they offer  low power consumption, are relatively 
low  in  cost  and  are  small  in  size.  In order  to provide  the  avionics platform with  flexibility with 
regard to different types of projects, the  inertial sensors would have to be capable of measuring 
rates for a wide variety of flight envelopes from conventional flight to acrobatic flight envelopes. 
On  inspection of previous projects done  in  the ESL,  the  requirements of  the  rate gyros and  the 








































therefore  needs  certain  parameters  relevant  to  the  project  by which  the  performance  can  be 
measured and  comparisons between  the vast  selections of processors  can be drawn. The main 
parameters which were set up for this purpose are outlined below: 
Computational  measure:  Floating‐point  operations  –  Some  of  the  control  and  estimation 
algorithms  which  are  intended  to  be  run  on  the  processor  have  a  number  of  floating‐point 
intensive  calculations.  One  specific  type  of  algorithm,  used  as  a  benchmark  for  the  processor 





floating‐point  operations  it  uses  to  obtain  an  answer.  It would  thus  be  advantageous  for  the 
microprocessor to have a dedicated Floating‐Point Unit (FPU) in order to speed up the throughput 
of floating‐point calculations. The floating‐point capabilities of a processor are measured in FLOPS 
(Floating‐Point Operations per  Second). The minimum  FLOPS  specification  for  this application  is 
calculated by determining how many floating‐point operations are done in the EKF and dividing it 
by  the desired amount of  time available  for  the completion of  the calculation, as shown below. 
Different EKF  implementations can have a different amount of  floating‐point operations but  the 
calculation  was  done  to  find  an  approximate  estimate  and  then  factor  in  a  margin  during 
component  selection  to  account  for  more  intensive  calculations.  Considering  Kalman  Filter 










where, n  is  the number of  states, m  the number of  inputs and p  the number of measurement 
outputs of the EKF. 










algorithms.  The  minimum  desired  amount  of  floating‐point  operations  per  second  is  thus 
12.53MFLOPS. A 50% safety margin was added which yielded a value of about 25MFLOPS. 
Peripherals – The URS requires the system to have  interchangeability  in terms of the processing 
power.  A  common  microprocessor  interface  is  thus  required  in  order  to  connect  different 




have  the  ability  to  interface with  the RC  receiver  as part of  a  safety‐pilot  feature enabling  the 
system  to  be  switched  between  autopilot  and  human‐pilot  mode.  Secondly,  it  requires  an 
interface with the actuators of an RC aircraft. 
RC Receiver Interface – The system is required to interface with common RC receiver units which 
output  PWM  signals  of  5V  amplitude.  Provision  for  eight  PWM  channels must  be made  in  the 
design. 
Actuators: RC Servos – The servos are controlled by PWM signals which command the servo angle. 













USB  Interface –  It was decided  that  it would be useful  to have an easily accessible USB port  to 
allow  communication between  the  system  and  a PC. USB was decided upon  rather  than UART 
because of the higher data transfer rates possible. The USB  interface  is useful during the design 
phase for debugging and during the testing phase for downloading flight data. Since the SD‐card is 
sometimes  not  easily  accessible within  the  aircraft,  this  allows  flight  data  to  be  read without 
having  to  remove  the SD‐Card.  It can also be used  to alter configurable system parameters and 
this traces back to the reconfigurability requirement of the URS. 
2.5 FURTHER CONSIDERATIONS 




powered  by  lithium‐polymer  (Li‐Po)  batteries which  are  available  in  3.7V  cells.  It  is  desired  to 
connect  Li‐Po  batteries  of  between  three  and  six  cells  to  the  system.  Furthermore,  special 
consideration will need to be given to “power hungry” devices during component selection. 








in  order  to  prevent  unnecessary  complications  during  the  hardware  design  process.  As  far  as 
possible,  components which  are  currently being used  in  the  ESL  should be  strongly  considered 
unless a better and more viable solution can be found. 




























































































































































































































































































Avionics      x  x  x  x  x  x      x      x  x 
Backward‐compatibility  x    x  x  x  x  x  x    x  x  x       
Processing power  x                             
Interchangeability    x                           
Research purposes                      x    x     
Good engineering practice                  x        x     
Single PCB                               
Reconfigurable                          x     
Hardware Abstraction                               
Low‐cost, small & lightweight                               












the  requirements  stated  in  the  URS,  as  these  are  the  guidelines which  essentially  govern  the 
direction of  the design. The most  relevant  requirements will  thus be  listed below and a  simple 












As highlighted previously, backward‐compatibility  is a  very  important aspect as  the  final design 
concept must fit into the current avionics structures in place in the ESL. The main consideration for 












As part of the User Requirement Specification,  it  is desired to have a certain  level of flexibility  in 
the system which allows subsequent developments of  this system  to be changed without major 
alterations on a hardware  level. From a simple high‐level view, an embedded system for control 
applications  typically  resembles  the  following  dataflow:  data  is  acquired  by  various  sensors,  a 
microprocessor processes this data and then determines appropriate output commands to drive 









These  two  requirements  are  inherently  connected  for  this  project.  The  user must  be  able  to 

























the  user  has  access  to  the  user  area where  control  algorithms  are  loaded.  The  data  appears 
through a port in a structure and form which is familiar to the user. The data is then processed by 
the control algorithms and the outputted commands are sent back through the port  in a format 
which  is also  familiar  to  the user.  In  the user area, certain  settings  can also be changed. These 
include  settings  such  as  configurable  parameters  for  certain  hardware,  such  as  sensors  for 
example, that may be customizable. 
The next  layer  is the hardware abstraction  layer. This  is where all the  functions exist to abstract 













































in  the  application  layer.  Furthermore,  the  FPGA,  on  the  lowest  level,  is  abstracted  from  the 
microprocessor. It only “sees” a block of addressable data/memory which is visible to it through a 





































the  interface  requirements.  The  FPGA  is  reconfigurable  and  thus  certain  changes  can  also  be 
implemented to accommodate the new microprocessor, if needed. 
The microprocessor  is mainly  tasked with  executing  the  control  algorithms.  This  separates  the 
control application from the data collection. Modules within the FPGA can operate simultaneously 
and  this  therefore  speeds  up  data  collection  (note,  the microprocessor would  collect  the  data 
sequentially which would thus take a longer amount of time). 
3.3 CONCEPTUALIZATION BASED ON SYSTEM REQUIREMENTS SPECIFICATION ANALYSIS 
Having  conceptualized  the  system  in  response  to  the URS,  the  lower  level  system  architecture 
concept can be formulated. This is driven by, firstly, the above conceptualization derived from the 
URS and,  secondly, an analysis of  the  SRS. The  final  system architecture  is  shown  in  Figure 3.6 
below. 
It  is shown  in the high  level system overview above, as well as  in the microprocessor peripheral 
requirement  specification,  that  a  common  and  defined  interface  is  required  between  the 
microprocessor and the FPGA. Since a fairly large amount of data is required to be transferred, it 
was  decided  to  use  a  parallel  bus  for  this.  In  the  current  avionics  systems  in  the  ESL,  data  is 
resolved  into 16‐bit values.  It was subsequently decided to  implement a 16‐bit wide parallel bus 
with a minimum data rate of 10MHz. 
The FPGA is also required to interface with a number of hardware modules stated in the SRS. This 
includes  a PWM  interface  to drive up  to eight  servos  in parallel. An  interface  to  capture PWM 
signals  from a  standard eight channel RC  receiver must also be provided  for. Further  interfaces 
required are  the CAN, USB and SD‐card  interface.  In addition  to data  logged,  it was decided  to 
allow the user to configure parameters of any reconfigurable hardware by loading them onto the 
SD‐card.  This  abstracts  the  user  from  having  to  reprogram  the  FPGA  each  time  new  hardware 
configurations are desired. 
The  required  sensors  listed  in  the  SRS  must  also  be  connected  to  the  FPGA.  These  include, 
amongst  others,  a  static  pressure  sensor,  a  differential  pressure  sensor  and  a GPS  sensor.  An 












Within  the FPGA  there are  interface blocks and controller blocks. These handle all  the  interface 
specifications and protocols for the hardware, as well as controlling their functionality. This will be 
discussed  in more detail  in Chapter 5. Data  in the FPGA  is stored  in a block of memory registers, 
each with a register address mapped to  it. This can be accessed by the microprocessor over the 
parallel  bus  and  the  bus  interface  handles  the  protocol  specifications  and  control  thereof.  As 
stated earlier, the microprocessor is thus abstracted from all the hardware connected to the FPGA 
























































































































































Another  important  consideration  in  conceptualizing  the  system  is  its  timing  and data  flow. The 
strategy behind the timing of the system is centered on maintaining backward‐compatibility with 
the  nodes  in  the  current  CAN  bus  structure  and  its  procedures  [9].  This  requires  the  FPGA  to 
control  the system  timing and provide a  timing pulse  to synchronize  the system. Sensor and RC 
pulse  data  is  then  gathered  by  the  FPGA  and  the  servo  commands  outputted  based  upon  the 
commands from the previous cycle. The gathered data  is then sent to the microprocessor, which 









the  User  Requirements  Specification  and  System  Requirements  Specification.  This  creates  the 





















In  this  chapter,  all  the  design  details  concerning  the  hardware  design  will  be  discussed.  This 
includes component choices, schematic design and the printed circuit board layout. 
4.1 COMPONENT CHOICES AND CONSIDERATIONS 
The URS,  SRS  and  Conceptual Design were  used  to  guide  the  component  selection  process.  In 




the  system  requirements  specification  (SRS),  as  well  as  the  conceptual  design  set  out  in  the 
previous chapters (i.e. an FPU with a minimum of 25 MFLOPS processing capability, a parallel bus 
that is at least 16‐bits wide with a minimum data rate of 10 MHz and a UART peripheral port). The 




• Instruction  Throughput:  this  is  a measure  of  how many  instructions  the  processor  can 
perform  in a given  time.  It  is usually measured  in Million  Instructions Per Second  (MIPS) 
and  is  a  function of  the  core  speed  and  architecture  (e.g. parallel  instruction execution, 
namely, superscalar architecture). 
• FPU:  indicates whether or not  the processor has an  integrated Floating‐Point Unit  (FPU) 
onboard and the type of floating‐point numbers it supports. 













































































































































































































This  also  factors  in  the  availability of hardware development  support  and  tools.  Further 
factors taken into account, amongst others, were PCB layout in terms of device packaging 
(e.g.  BGA  packages  require  more  complex  PCB  layouts)  and  whether  the  device  has 
onboard programming memory or not. The microprocessors  in Table 4.1 where weighed 





























Starter Kit  for SH7201)  for  the device was purchased.  It allows access  to all  the peripherals and 
features of the SH7201. It was also decided to develop the hardware system in two stages: First, a 
prototype  board would  be  developed which  is  connected  to  the microprocessor  development 
board via a ribbon cable and secondly, the microprocessor would then be integrated onboard and 
all necessary hardware updates would be implemented (time allowing). 
The  SH7201  development  kit  (RSK)  purchased  included  an  E8  emulator  for  programming  and 
debugging.  This  works  in  conjunction  with  the  RSK  development  board  and  a  bootloader 
preloaded by the manufacturer into external flash on the board. The E8 alone is thus not suitable 
for developing one’s own standalone board and thus an E10A programmer/debugger, or a similar 






The  advancement  of  microprocessors  increases  significantly  over  short  periods  of  time.  New 
processors are thus constantly entering the market. The following are such examples, which were 
not  available  at  the  time  of  hardware  development,  and  should  be  considered  in  future 
developments. 
The Renesas SH7216  is a very similar microprocessor to the SH7201 and therefore also complies 











The  current avionics hardware  systems  in  the ESL use GPS  receiver boards which plug  into  the 
system. These boards contain a GPS sensor module on them as well as all its supporting hardware. 




sensor within  this  family of modules as  support  is  readily available and  these modules are also 
familiar within the ESL. 
The ANTARIS‐4  series of GPS modules have  a navigation update  rate of 4Hz  (among  the  faster 
update rates available for the purposes of this project) with a 16 Channel GPS engine. They have 
relatively  low  power  consumption  and  operate  from  2.7V  to  3.3V  supply  voltages.  They  also 
support the DGPS, WAAS, EGNOS and MSAS augmentation systems. 
There are basically three different form‐factor sizes within this range of GPS modules. These are 






















The ROM‐based modules are not desirable  for  this project and were  thus not  considered. Only 





Module  SuperSense1 Power Usage2 Cost3 
LEA‐4H  9 0.126W  R377.57 
LEA‐4P  x  0.117W  R375.52 
LEA‐4R  x  0.153W  Not Available 
LEA‐4T  9 0.126W  R1177.85 

























newer  LEA‐6H modules, which  allow  easy  hardware  and  firmware migration  from  the  LEA‐4H. 
These are 50‐channel GPS devices thus allowing connection to more satellites than the LEA‐4H. It 
also provides support for the GALILEO satellite system being developed. They however only have a 









































through  some or other port or hardware pins, and  this  can be placed directly on  the PCB. The 
latter configuration  is  less complex  in terms of hardware mounting and  integration, and also has 





fully  integrated  tri‐axis  IMU.  Three  possible  candidates  were  found:  the  AccelRate3D  from 

























































Angular Random Walk  Not Available  4.2°/√hr  4.2°/√hr 
Nonlinearity  ±0.1 % of FS  ±0.1 % of FS  ±0.1 % of FS 
Noise Density  0.1°/s/√ܪݖ  0.05°/s/√ܪݖ rms  0.05°/s/√ܪݖ rms 




























Dynamic Range  ±10g  ±10g  ±10g 
Bias Instability  ‐  0.7mg (1σ,25°C)  0.7mg (1σ,25°C) 




Sensitivity  400mV/g  2.522mg/LSB  2.522mg/LSB 







  Cost (at selection)  ‐  $275  $359 
 
Inertial navigation sensors  (i.e. gyroscopes and accelerometers) suffer  from certain  temperature 
and noise effects which  lead  to navigation errors.  It  is  thus essential  to understand and analyze 
these noise effects. A mathematical or statistical technique known as Allan Variance can be used 
to evaluate gyroscope and accelerometer performance. It is especially useful to analyze the effect 














• Gyroscope Bias  Instability: This  is an  indication of how the bias of a gyroscope  fluctuates 
over time due to the presence of flicker noise in electronics, observed at low frequencies. It 
is usually modeled as a random walk [18].  Integrating this causes a second‐order random 
walk  in  the  angular measurement.  The measurement  given by manufactures  is  typically 
given  for  a  100s  time  period with  1σ  standard  deviation with  units  °/s  (under  constant 
conditions)  as  explained  in  [18].  Therefore  the  0.015°/s  (1σ,25°C)  value  for  the  ADIS 




• Accelerometer Velocity Random Walk  (VRW): Similarly  to ARW  for a gyroscope,  this  is a 
measure of the effect noise has on integrating the output of an accelerometer (to calculate 
velocity) and is given in ݉/ݏ/√݄ݎ. 
• Accelerometer  Bias  Instability:  This  is  similar  to  the  bias  instability measurement  of  a 












• Temperature  Bias Drift:  Inertial  sensors  suffer  from  bias  errors  due  to  environmentally‐
induced and self‐induced temperature changes. This is usually a linear increase and is given 
as the temperature coefficient in the table above. 
• Nonlinearity:  This  is  a measure  of  how  close  to  linear  the  output  of  the  sensor  is with 
respect to the measured angular rate or acceleration. It is expressed as a percentage error 
of the linear full‐scale range [20]. 
Both  the MEMSense and ADIS  sensors  comply with  the  requirement of ±300°/s  (gyro)  and 10g 
(accelerometer) set out in the System Requirements Specification. The ADIS Analog Devices IMUs 
were preferred over the MEMSense due to the fact that they provide an SPI digital interface. This 




built‐in  temperature  sensor  and  digitally  controllable  bias  calibration  settings  which  help 
overcome  bias  drift.  The  sample  rate  can  also  be  set  digitally.  The  ADIS  16355  has  higher 
calibration precision than the ADIS 16350, but is more expensive. As lower cost is a consideration 
established  in the requirements, the ADIS 16350 device was selected and the bias errors can be 









The ADIS  16350  device  has  become  obsolete  during  the  duration  of  this  project  and  thus  it  is 
recommended that a newer  IMU device be used  in future designs. There are newer  IMUs  in the 
ADIS  family  offered  by  Analog  Devices  which  comply  with  the  specifications  of  this  project, 






























The  HCLA0025EU  differential  pressure  sensor,  also  from  Sensortechnics,  provides  a  dynamic 
pressure range from 0 to 2.5kPa. 
The  HCA0611AR  sensor  output  provides  a  digital  resolution  of  1.9074  Pa  per  count  and  the 
HCLA0025EU sensor provides a digital resolution of 0.0954 Pa per count. These comply with the 
specifications determined  in the SRS (i.e. a static pressure resolution  less than 2.71 Pa per count 
and  a  differential  pressure  resolution  of  less  than  3.06  Pa  per  count)  and  provide  even  better 
resolution accuracy. 
Traceability: 






used.  The  PCB will  be  subjected  to  an  enclosed  environment within  an  aircraft  and  thus  the 






























ܶ݁݉݌ሺ°ܥሻ ൌ ሺ1.8455 െ ைܸ௎்ሻ ൊ 0.01123ܸ 
The total current consumption of the system is also an important factor, as stated in the SRS, and 
thus a current sensor is required. For this purpose, the LT6100 was chosen. It is a current sensing 
amplifier with  selectable gain. Current  from  the  source  flows  through a  low‐ohmic, high power 














this.  The  first  is  to  implement  the  respective USB  and  CAN  protocols within  the  FPGA.  This  is 
however  very  complex  and  time was  not  available  for  this  implementation.  The  second way, 
implemented  in  this project,  is  to use a hardware device which handles  the protocol and  signal 
leveling  and  “converts”  it  to  a  simpler  protocol  i.e.  SPI  in  this  case.  This  also  allows  easier 
integration into the system (SRS). 
The  Maxim  MAX3420E  USB  Peripheral  Controller  with  SPI  Interface  was  chosen  to  add  USB 
capability to the system. It allows a full‐speed USB (rev 2.0) to be implemented. The SPI interface 
can operate at frequencies up to 26MHz. 
The Microchip MCP2515 Stand‐alone CAN Controller with SPI  Interface was  selected  to provide 
CAN  (v2.0B)  capabilities.  It  can  transmit  and  receive  standard  and  extended  frames.  The  SPI 
interface  can  operate  at  speeds  up  to  10MHz.  Together  with  this,  the  SN65HVD230  CAN 
40 
 
Transceiver  from Texas  Instruments was also  chosen  to handle  the  voltage  leveling of  the CAN 
signals. 
4.1.5 FPGA 
The  evaluation  and  selection  of  an  FPGA was  conducted  last  as  its  I/O  pin  requirements were 




The  table below  lists all  the devices which  interface with  the FPGA,  together with  the protocols 
and number of pins required. 
Table 4.4 ‐  Devices interfacing with the FPGA and number of pins required 







LEA‐4H GPS module  UART  TX, RX  2 
ADIS 16350 IMU  SPI  nCS, DIN, DOUT, SCLK  4 
HCA  I2C  SDA, SCL  2 




USB  SPI  nCS, MOSI, MISO, SCLK  4 
SERVOS  PWM  CH0‐7  8 
RC RECEIVER  PWM  CH0‐7  8 




DEBUG  ‐  ‐  10 (minimum) 
TOTAL:      87 
 







logic  elements  which  were  estimated  as  being  sufficient  for  this  project.  The  208‐pin  PQFP 
package has 138 available user I/O pins, which is more than sufficient for this project. The selected 
device  also has  a  speed  grade of 7, which  is  the  fastest  speed  grade  available  in  this package. 
Support, development tools and software for this device are also readily available within the ESL 
and  this  is  an  added  advantage  during  development.  The  FPGA  configuration  device  required 
(EPCS4) and configuration schemes will be discussed later in this chapter. 
4.1.6 Prototype Development Overview 







onboard.  It  is connected to a purchased development board via a ribbon cable.  If time allows, a 






































































































block required  is quite  large. Typical  linear voltage regulators are thus not capable or suitable to 
provide  the  output  voltages  on  their  own  and  it  was  decided  to  use  switching  regulators  in 
conjunction with linear regulators. Switching regulators also provide better power efficiency than 
linear regulators. 
The strategy employed  in delivering  the different voltages can be seen  in  the  figure below. The 
battery  voltage  is  stepped  down  by  two  parallel  high‐efficiency  integrated  switching  regulators 


























of  each  regulation  component,  is  the  current  consumption  of  the  different  power  subsections. 




I2:  The maximum  current  consumption  of  the  CAN Nodes was  set  at  1A.  This was  done  upon 
inspection of the previous CAN avionics power supply circuit. 






























































• Total  current  consumption  of  the  above  components  is  785mA.  However,  in  order  to 























each  subsystem.  This  is  done  to  enable  the  power  distribution  circuits  to  be  tested  before 
connecting them to any components, thus reducing the risk of damage to the components. 
In order to determine the total amount of current drawn from the batteries, the efficiency of the 
ISRs  needs  to  be  taken  into  account.  Switching  regulators  typically  exhibit  better  efficiency  at 
higher  output  voltage  specifications  for  constant  input  voltage  because  the  ratio  of  power 




28W  (i.e. 5.6A at 5V)  for  the REG1 and 22.75W  (i.e. 3.5A at 6.5V)  for REG2.From  this  the  input 
power can be calculated by dividing by the efficiency: 33W for REG1 and 27W for REG2. The total 
power,  for  the worst  case,  at  the  input  side  of  the  system  is  thus  60W.  In  order  to  find  the 
maximum current,  this  total power must be divided by  the smallest possible supply voltage,  i.e. 
9V. This yields a maximum current of 6.67A. 

















keeping  the device  in place. Even  though  the device  requires a 5V power supply,  the digital  I/O 





























for  the  I2C  communication  lines.  The  pressure  sensors  are  driven  by  a  5V  power  supply  and 












the  various  secondary  sensors.  These  include  the MAX  6613  Temperature  sensor,  the  LT6100 
Current  sensor  and  a  voltage  divider  circuit  to measure  the  battery  voltage.  An  accurate  3V 
reference  signal, provided by  the REF3130 device,  is  fed  to  the VREF pin of  the ADC device. This 

























The Cyclone  II device requires configuration data to be  loaded  into  its volatile SRAM memory at 
every startup. There are three possible configurations which can be used, namely, the active serial 
(AS), passive serial  (PS) or  Joint Test Action Group  (JTAG) configuration schemes. The schematic 
design details for each can be obtained from [27]. 
For  this design,  it was decided  to  implement  the AS  configuration  scheme as  the programming 
tools are readily available in the ESL. This configuration uses the EPCS4 serial configuration device 
to store and load the FPGA configuration data at power up. It was also decided to make provision 
for  JTAG  as  the  development  tools  can  also  be  obtained  but with  less  frequency  of  use.  The 
schematic diagrams for each configuration are included in the Appendix C. 









the  PCB  design. An  increase  in  PCB  layers  has  the  following  advantages:  simplifies  the  routing 







layer board would provide  the best solution  for  this hardware system  in  terms of cost and size. 
This was due to the fact that top and bottom layer PCB real estate was required to place physical 












• The FPGA and  the parallel bus  tracks will be routed on  the  top  layer. Placing  the ground 
plane  directly  below  these  signals  should  minimize  possible  cross‐talk  between  data 
switching tracks and improve EMC performance of the board [29]. 

































Using  the  above  strategy,  the  component  placement  shown  in  the  figures  below was  decided 













It was  decided  to  remove  the memory  card  hardware  from  the main  board  and  place  it  on  a 
secondary board to be created, which plugs into the available header pins, as there was no space 
for  it  onboard.  It would  be  incorporated  on  the  final  board which would  be  slightly  larger.  To 
















































































































The GPS module’s RF  input pin desires an  input  impedance of 50Ω. The GPS antenna and MMCX 
RF  connector  also  have  50Ω  impedances.  It  is  thus  necessary  for  the  PCB  track  between  the 
connector and the module’s RF antenna input to have a controlled impedance of 50Ω as well. This 
can  be  achieved  by  various  PCB waveguide  solutions.  The  two  transmission  line  configurations 



























according  to  the  IPC‐2221:  “Generic  Standard  on  Printed  Board  Design”  design  standards.  An 




















































The  final PCB design  layout  for  the development prototype can be seen  in Appendix E. The PCB 
designed  in  this  chapter  was  manufactured  by  Trax  Interconnect.  Once  populated  with  the 
components,  this  board  can  be  used  to  test  the  overall  functioning  of  the  system. A  final  PCB 







basic  building  blocks  of  this  system.  The  devices which  interface with  the  FPGA  have  a  set  of 
protocols which  in some cases are common between  them  (e.g.  the SPI protocol). Furthermore, 
each device  then has a  specific operation  structure which  controls  its  functioning. The  strategy 













The  design  of  the VHDL modules  is  done with  algorithmic  state machines,  or ASMs.  The  clock 
signal  controls  state  transitions.  The  output  signals  remain  in  a  current  state  until  explicitly 



















• The SPI,  I2C and UART  interface modules: This  is  the  respective  communication protocol 




be  traced  back  to  the  conceptual  design  of  the  system.  The  specific  functioning  of  this 
module traces back to the microprocessor selected. 
• Device  Controller  modules:  These  modules  control  the  device‐specific  operations  and 
functioning and are traced back to the component selected in each case. 




• Dual  Port  RAM:  Memory  registers  are  required  within  the  FPGA  to  hold  data.  The 
microprocessor  is  abstracted  from  the  internal  functioning  of  the  FPGA  system  and 
essentially only sees this block of memory registers through the bus interface. This can also 
be traced back to the conceptual design of the system. 





























































































(CPHA) and the clock polarity  (CPOL) play a  fundamental role  in the way  in which data  is 






• Chip  Select  (nCS)  –  Selects which  slave  the master wants  to  communicate with  as  it  is 
possible to connect more than one slave on the SPI bus. Transactions may only take place 
between the master and one slave at a time by asserting the specific nCS line low. 
There are  two  fundamental modes of  SPI operation depending on  the CPOL property. The  first 
mode is when the clock phase equals zero (CPHA=0). In this mode, both the master and the slave 
sample the data on every  leading edge, as seen  in the  figure below, and the data  is changed on 
every trailing edge. As the devices expect to sample data on the first leading clock edge, the data 
must be available before this point. The first data change thus occurs on the low assertion of the 






































Data sampled on every leading SCLK edge
Data sampled on every trailing SCLK edge
Data changed on every leading SCLK edge
Data changed on every trailing SCLK edge



































































































SPI  bus  is  idle.  It waits  in  this  state  until  the  spi_start  signal  is  asserted  for  at  least  one  state 






• For a cpha value of  ‘0’,  the state machine enters  the  loadbit0 state. The  first  time  the state 
machine  enters  this  state,  the  ncs  line  is  asserted  low  to  indicate  the  beginning  of  the  SPI 




line  toggled  accordingly.  After  this,  the  state machine  enters  a wait‐state, wait0,  in which 
nothing  happens  and  all  output  signals  remain  unchanged.  This wait‐state  is  important  to 
ensure the correct functioning of the state machine. The state machine then transitions to the 
transf0 state  in which the sclk  line  is  inverted and the data from the slave on the miso  line  is 
read and placed  into  the  rxdata register. The next state, chkdone0,  is  then entered  in which 
the  counter/index value  is  checked  to  see  if  the SPI  transfer  is  complete based on  the data 
length value, dlength.  If the transfer  is not complete, the  index value  is  incremented and the 
state machine returns to the loadbit0 state and repeats the process. The index value serves a 
dual  purpose.  It  acts  as  a  pointer  for  the  shift  registers  as well  as  a  counter  to  count  the 
amount  of  bits  that  have  been  transferred.  Once  the  SPI  transfer  is  complete,  the  state 
machine returns to the spi_idle state and waits for the next SPI transaction to occur. 
• For a cpha value of  ‘1’, the wait1a state  is entered  in which the ncs  line  is asserted  low. This 
wait‐state causes a delay of one clock cycle between the time the ncs  line goes  low and the 
first  sclk  clock  edge.  This  delay  can  also  be  seen  in  Figure  5.3.  The  state  machine  then 









the  loadbit0, wait0,  transf0 and chkdone0 states  for cpha equal  to  ‘0’ and  the  loadbit1, wait1b, 
transf1 and chkdone1 states for cpha equal to ‘1’. In an ASM, each state block occupies one clock 
cycle. Thus these  four states  in each case use  four clock cycles to complete one SPI bit transfer. 
The SPI bus clock, sclk, thus runs at a frequency four times slower than the state machine clock. 







It  is also  important to note that the parallel  loaded data registers txdata[31..0] and rxdata[31..0] 
are  reversed  from  the  order  in  which  the  data  is  serially  received.  The  controller  module 
implemented in VHDL was simulated to test its functionality and the results are shown in Chapter 
7. From these simulations it was shown that this module works correctly and can thus be used by 













































































































The module will be connected  to a higher  level  timer which pulses  the pwm_inpulse  line every 






possible  resolution  over  the  full  range  is  1/ሺ2.4݉ݏ ൊ 8191ሻ ൌ3.4MHz.  This means  that  each 
























clk  in  This provides  the  clock  to  the  PWM module.  It  can be  calculated  as  shown 
above. The clock period is also equal to the resolution of the output pulse. 
















pw_var = pwcount - 1
count = pw_var? pwm_out <= 1pw_var = pwcount - 1














The  PWM  Capture Module  is  required  for  connection  of  the  system with  an  RC  receiver.  The 











The strobe  line  is pulsed after the captured data value has been outputted on the data_out  line. 
















The  Universal  Asynchronous  Receiver/Transmitter  (UART)  is  a  serial  communications  protocol 
used  to  transfer  data.  It  allows  data  to  be  transferred  in  both  full‐  and  half‐duplex modes  of 











form  of  UART  interface  is  formed  by  connecting  the  transmitter  of  one  UART module  to  the 





bit  bit 0 bit n‐1… stop bits 
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The baud rate parameter  is  important  in UART communication as there  is no clock to govern the 
process.  The  transmitter  sends data  at  the baud  rate.  The  receiver module uses  the baud  rate 
parameter  to  oversample  the  signal  line,  usually  16  times  faster  than  the  baud  rate,  and 
determines  if  a  start  bit  has  been  sent.  It  then  samples  the  data  bits  according  to  the  agreed 
parameter  (number  of  data  bits  n).  It  then  samples  the  stop  bits  to  determine  that  the 
transmission is correct. 
5.4.2 UART Module Requirements 



































































idle state until the strobe signal  is pulsed. During the  idle state,  it  is responsible  for keeping the 
serial output  line high, as stated  in Section 5.5.1. Once the strobe signal  is pulsed,  it readies the 
character frame to be sent out. The start bit and one stop bit is inserted into the frame as well as 
the 8‐bit data to be transferred. It then transits to the transmit state. 
In  the  transmit  state,  each  time  a  slow_clock  pulse  is  received,  one  of  the  frame  bits  are 
outputted. A counter is used to count the number of bits sent and return to the idle state once the 
transmission  of  the  frame  is  complete.  The  simulation  of  this  sub‐module  is  also  discussed  in 
Chapter 7 and its correct functioning verified. 
















RX sub‐module: The state machine  for the RX sub‐module  is shown  in  the  figure below. The RX 
sub‐module samples the serial_in line on every slow_clock16 pulse while in the idle state. Once it 




the bit each  time. The data  is packed  into a  receive buffer  (rxbuf) and after  the  final data bit  is 
received,  the  state  machine  transits  to  the  next  state  (stop_bit).  In  this  state,  another  16 
slow_clock16 pulses are counted until the data in the buffer outputted through the data port. The 





















in dual port RAM module  in  the LPM  (Library of Parameterized Module)  functions of  the Altera 










































The Bus  Interface Controller (BIC) module  is responsible for controlling the parallel bus  interface 
between  the FPGA system and  the SH7201 microprocessor.  In order  to develop  this module, an 
















The  BSC  allows  various memory  storage  devices  and  external  devices  to  be  connected  to  the 
SH7201. It is flexible and can be configured in various ways, especially in terms of data operation 





















































register  (0  to 31 clocks). For  this application,  the maximum value of 31 clocks  is chosen. 
The nCS and nRD signals are driven  low (asserted) according to the number of wait‐state 
set in the CSON and RDON registers respectively (0 to 7 clocks. 
3) Tend/Trd:  this  is  the end of  the  read cycle wait period and also  the  read sampling cycle 
(Trd). The data to be read needs to be ready during this cycle and is sampled or read on the 
next clock edge, as  indicated  in the  figure above.  It also needs to remain stable with the 
required setup and hold times around the sampling edge. The nRD signal  is also negated 
high at the end of this cycle. 
















The  nCS  and  nWR  signals  are  asserted  low  according  to  the  value  set  in  the CSON  and 





4) Tn1  to Tnm:  this  is  the number of clock cycles  (0  to 7 clocks) by which  the nCS signal  is 
delayed after the wait end cycle (Tend) before being driven high (negated) again. For the 
write  operation,  this  is  set  in  the  CSWOFF  register.  During  this  period,  the  data  signal 
negation  can  also  be  controlled  by  the  setting  the  write  data  output  delay  register 



















































The  state  machine  remains  in  the  idle  state  (after  a  reset)  until  the  ncs  signal  from  the 
microprocessor  is asserted  low.  It then checks the control signals nrd and nrw to determine  if a 
read or a write cycle is being executed by the microprocessor. The microprocessor signals are also 










clk  Input  Provides  the  clock  to  the  module  and  is  responsible  for  the 
synchronous state transitions. 





















In order  to  interface  the ADIS 16350  (IMU) with  the  system  through  the  SPI Master Module, a 




the data  registers.  The device  also has  certain programmable  features which  are  controlled by 




The operation of the SPI  interface (mode 3) for the  IMU  is shown  in Figure 5.20 below. Each SPI 
transmission frame is 16 clock cycles long and the first data bit received determines whether the 
IMU enters a read or write cycle. 
During  a write  cycle,  the  6‐bit  address  of  the  register  followed  by  an  8‐bit  data  value  can  be 
written, as seen  in Figure 5.20A. Note that  for a write command, the  first bit  is set to zero. The 
second bit is always zero for all SPI sequences. In order to write to the both the upper and lower 
byte of a register (i.e. the entire 16‐bits), two transmission frames are required. 





























ADIS  16350  device.  This  pointer  is  always  set  to  “000010”  initially  as  a  result  of  the  register 
addressing  explained  above.  A  binary  count  variable  is  used  to  keep  track  of  the  amount  of 
registers read  in the device and this  is also set to “000010”. The start and strobe signals are also 
asserted low in this state. The ASM remains in the idle state until the inpulse line is asserted.  
The ASM then transitions to the chkbusy1 state  in which  it checks that the SPI Master Module  is 
not currently busy. 
It  then  enters  the  load  state.  In  this  the  txdata  register  is  loaded  with  the  correct  current 









As seen  in Figure 5.21,  the SPI Master Module  runs eight  times slower  than  the  IMU Controller 





































frame.  A  frame  consists  of  a  complete  SPI  transaction  between  the  IMU  device  and  the  IMU 





address requested  in the previous  frame  is sent to the  IMU Controller Module  in the FPGA. The 
data  is  then stored  to  the address shown  in Table 5.10 and  in Figure 5.23.  In  frame 1,  the data 
received is the contents of the last register address sent to the IMU device and this is address 0x16 
i.e. the last address set up before the ASM exits the cycle and enters the idle state again. Upon an 
IMU device  reset,  this data will be an unknown value as  the  IMU Controller Module would not 
have completed a full cycle yet. Therefore, the very first time it enters frame 1, an unknown value 
will be  received. This  is not significant as  this value  is  the contents of  the auxiliary analog  input 
data register and this is not used in this project.  
The configuration mode of the IMU Controller Module was not implemented as time did not allow 








The  operation  of  the  ADS8344  ADC  device  also  uses  SPI  to  communicate.  A  controller  is  thus 






















is  shown  Figure  5.26  below.  The  SPI  clock  signal  is  used  to  perform  the  analog‐to‐digital 
conversion. 
An ASM  for the controller was designed and  implemented.  It basically operates by waiting  for a 
pulse signal  to  trigger  the beginning of a cycle.  It  then uses  the SPI Master Module  to send  the 
addresses  of  the  channels  to  the ADC  device which  returns  the  data. After  each  channel  data 
received,  the ADC Controller module outputs  the data  (with an address) and a  strobe  signal  to 































implemented  to  interpret/parse  the  protocol.  Only  the  NAV‐POSLLH,  NAV‐STATUS  and  NAV‐
VELNED messages are to be implemented as this provides all the necessary information required. 




















































In  this Chapter,  firmware  interface modules and controllers were designed and  implemented  in 
VHDL. The FPGA firmware  implementation completed  in this project forms a platform for future 
development  of  the  system.  However,  certain  modules  were  not  implemented  due  to  time 
constraints. One of these  is the main state machine which controls the overall functioning of the 





The  software  design  pertains  to  the  source  code,  or C‐code,  required  for  the  operation  of  the 
SH7201 microprocessor.  In this chapter, the conceptual design of microprocessor  functioning,  in 
terms  of  data  flow,  is  presented.  The  abstraction  layer  concept  developed  in  Chapter  3  is  a 
fundamental  aspect  of  this  design phase.  It  aims  to  create  a  shell  in which  the user  can  place 
control  code  and  is  thereby  not  concerned  with  the  low‐level  hardware  functionality.  The 








































thereof, which can be seen  in [9]. A high  level flow chart of the software design  in this system  is 













7. This  command  data  is  then written  to  the  respective memory  register  locations  on  the 
FPGA. 
8. Data packets of all the relevant  information  is constructed and sent to the ground station 
through the RF link. 










the  conceptualization  of  the  system  and  the  investigation  of  the microprocessor  functioning, 






























Traceability:  The  application  layer  (control  algorithms)  offers  the  user  a  simplification  of  the 







This chapter discusses  the  simulations and  results of  the FPGA  firmware modules designed and 
implemented in VHDL. The simulations were executed using the simulation tool (in timing analysis 




























The  simulation  result  verifies  the  correct  functioning  of  the  module  for  the  input 
parameters.  From  the  figure  it  can be  seen  that  the  sclk output  is  correct  and  it  is  low 
during  the bus  idle period, corresponding  to cpol=0. The data on  the mosi data  line also 
becomes available when  the ncs  signal  is asserted  low. The data  is also  changed on  the 
trailing edge of the sclk. This corresponds to the cpha=1 setting. The data outputted on the 
mosi  data  line  corresponds  to  the  data  in  the  txdata  register.  The  data  in  the  rxdata 
register at the end of the SPI transfer frame also corresponds to the serial data on the miso 
data  line.  This  shows  that  the  data  is  being  sampled  correctly  by  the module.  The  bit 








All  the  simulation  inputs  except  the  cpol  and  cpha  values  are  kept  the  same  as  in 
Simulation 1 in order to test the functionality of the different SPI modes. From Figure 7.7 it 
can be observed that the module functions correctly for the second fundamental mode of 



















This  simulation  was  executed  to  verify  that  the  signal  timing  requirements  of  the  SPI 
Master module adhere  to  the  specified  values  in  the  respective datasheet. The  relevant 















each component. A  summary of  the  requirements and  simulation values are  shown below. The 
simulated  values  calculated  show  that  the  timing  requirements  of  all  the  devices,  except  the 
MAX3420E, are met at their maximum clock speed. The MAX3420E specifications t1 and t2 are not 










t1  t2 t3 t4 
req. (min)  sim.  req. (min) sim. req. (min) sim.  req. (min) sim
ADS 8344  104.2ns  100ns  208ns 100ns 208ns 10ns 208ns  NA  NA
ADIS 16350  125ns  48ns  250ns 24.4ns 250ns 48.8ns 250ns  5 ns  250ns
MAX 3420E  9.62ns  30ns  19.24ns 5ns 19.24ns 10ns 19.24ns  30ns  19.24ns
MCP 2515  25ns  50ns  50ns  10ns 50ns 10ns 50ns  50ns  50ns
[KEY ‐ req. (min) = minimum requirement (from data sheet) ; sim. = simulation result] 
7.3 PWM MODULE 




600us and 2.4ms are outputted on  the pwm_out  line. Figure 7.12 also  shows  the pwm_inpulse 
trigger signal. 
7.4 PWM CAPTURE MODULE 
The  simulation  results  for  this  module  are  shown  in  Figure  7.13  and  Figure  7.14.  The  clock 
frequency was set to 20MHz yielding a period of 50ns. The module was driven with a 600us and 
2.4ms  pulse  signal  on  the  line_in  port.  From  the  simulation  results,  it  can  be  seen  that  the 


















From  the  simulation  result  in  Figure 7.17,  it  is  seen  that  the data  in  the data_in and data_out 
register correspond. This shows that the RX module functions correctly. 
7.6 IMU CONTROLLER MODULE 
The  IMU  Controller Module was  simulated  together with  the  SPI Master Module,  as  shown  in 
Figure 7.20. The simulation results are shown  in Figure 7.21. From this result  it can be seen that 
the IMU Controller Module functions correctly. 



















be seen by  the  rdreq pulses  (Figure 7.25). The data  is stored  in memory arrays and written out 
once all the data has been received. The correct functionality  is observed upon  inspection of the 
output data with the correct  identifier (Figure 7.29). An example of this  is seen by  looking at the 














































































Ts  Tw1 to Tw31  Tend Tn1 to Tn7 








































































































































































































































































































This  thesis  reported  the  process  undertaken  to  develop  an  integrated  avionics  platform  for 
research  purposes.  A  basic  System  Engineering  approach was  adopted  and  that  defined  three 
distinct  phases:  a  requirements  analysis  phase,  a  design  and  implementation  phase  and  a 
simulation and testing phase. 
A requirements analysis phase was completed, in which the User Requirement Specification (URS) 
was  drawn  up,  in  order  to  lay  the  foundation  for  the  project.  This  included  fairly  high‐level 
specifications which had  to be  complied with.  The URS was  then used  to  establish  the  System 
Requirements Specification  (SRS). This  specified all  the  lower‐level  requirements  for  the  system 
and was the main drivers in the design phase of the project. 
At  the  commencement of  the design phase,  a  conceptual design of  the  system was  realized  in 
response  to  the  URS  and  SRS  established  previously.  One  concept,  among  others,  taken  into 
account was to create different  layers of abstraction which removes the user from the  low‐level 
hardware functioning and allows the user high‐level access to an application layer, where control 
algorithms  can  be  implemented.  The  architecture  of  the  system  was  also  presented  and  this 
incorporated  an  FPGA  and microprocessor which  communicate  via  a  parallel  bus.  A  functional 
description of the data flow and timing of the system was also included. 
A detailed design of the hardware then  followed. This started with the selection of components 
based upon  the SRS. Traceability back  to  the SRS was also shown  in order  to  justify component 
choices. Among the main components selected for the design were the Altera Cyclone II FPGA and 
the  Renesas  SH7201  microprocessor  with  integrated  FPU.  The  schematics  and  printed  circuit 
board layout for a development prototype was then drawn up and the PCB manufactured. The aim 
of  the  development  prototype  board  was  to  use  it  for  testing  and  development  in  order  to 
evaluate  the  feasibility  of  purchasing  the  tools,  then  finally  to  implement  a  single  stand‐alone 
board incorporating the microprocessor onboard.  














unaware  to  the execution  tasks  in  the hardware  layer. Through  these  layers of abstraction,  the 
user is conceptually presented with user‐friendly data which can be used for control purposes. The 
URS1 and URS9 established in the requirements phase are thus satisfied.  
In order to  implement backward‐compatibility  (URS2), a CAN  interface was designed so that the 
avionics system developed in this project could incorporate the existing CAN bus configuration in 
the ESL. 
The  microprocessor  used  in  the  avionics  systems  was  the  Renesas  SH7201  which  meets  the 
processing power specification set out in URS4 in terms of the floating‐point intensive operations 
required. 
The  FPGA  configuration  allowed  for  scalability  of  the  microprocessor  with  minimal  changes 
required  to  the  schematic‐level  design  of  the  system.  Essentially  one  could  interchange  any 
component as the FPGA allows for this to be  implemented through  its flexibility  i.e. modules can 
be written for any new interfaces required. This satisfied the requirements for URS5. 























Recommendations which  can  be  considered  in  future  development  of  the  system  are  listed  in 
point form below: 
• The  SH7216  microprocessor  can  be  considered  in  future  designs.  It  has  the  same 
architecture as the SH7201 used  in this project but has the added advantage of onboard 
FLASH memory for programming. 




• Newer  ublox GPS modules  such  as  the  LEA‐6H  and  LEA‐5H  could  be  considered.  These 
however only have a 2Hz update rate. 































































































  Specification  ADIS 16360 ADIS 16365 (High Precision Calibration)
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22 bits x 16 words












































































































































































22 bits x 16 words



























19 bits x 8 words
data[18..0]
w rreq
rdreq
clock
aclr
q[18..0]
full
empty
ADC_FIFO
inst8
IMU_ready
IMUdatain[21..0]
clk
reset
IMU_FIFO_empty
data_in_ram[15..0]
ADC_ready
ADCdatain[18..0]
ADC_FIFO_empty
IMU_data_req
data_out_ram[15..0]
ram_strobe
addr[9..0]
ADC_data_req
DataHandler
inst7
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APPENDIX G – PICTURES OF THE HARDWARE 
 
Photo of the Top layer of the Prototype Development Printed Circuit Board designed in this 
project (not fully populated with components). 
 
 
Photo of the Bottom layer of the Prototype Development Printed Circuit Board designed in this 
project (not fully populated with components). 
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Photo of the Purchased Renesas SH7201 Development Board (Top) 
 
 
Photo of the Purchased Renesas SH7201 Development Board (Bottom) 
